设计流程基础.docx

《设计流程基础.docx》由会员分享，可在线阅读，更多相关《设计流程基础.docx（25页珍藏版）》请在第一文库网上搜索。

1、第2章Quartus II应用向导Quartus II是Altera企业日勺综合性PLD开发软件，支持原理图、VHDL、VerilOgHDL以及 AHDL (Altera Hardware Description Language )等多种设计输入形式，内嵌自有日勺综合器以 及仿真器，可以完毕从设计输入到硬件配置日勺完整PLD设计流程。Quartus 可以在XP、LinUX以及UniX上使用，除了可以使用TCI脚本完毕设计流程外， 提供了完善日勺顾客图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特 点。Quartus II支持Altera日勺IP核，包括了 LPM/MegaF

2、unction宏功能模块库，使顾客可以充 足运用成熟日勺模块，简化了设计日勺复杂性、加紧了设计速度。对第三方EDA工具日勺良好支持也 使顾客可以在设计流程日勺各个阶段使用熟悉日勺第三放EDA工具。此外，Quartus II通过和DSPBUiIder工具与MatIab/Simulink相结合，可以以便地实现 多种DSP应用系统；支持Altera日勺片上可编程系统(SOPC)开发，集系统级设计、嵌入式软件 开发、可编程逻辑设计于一体，是一种综合性日勺开发平台。Maxplus II作为Altera日勺上一代PLD设计软件，由于其杰出日勺易用性而得到了广泛日勺应 用。目前Altera已经停止了对MaX

3、PlUSn日勺更新支持，Quartus II与之相比不仅仅是支持器 件类型日勺丰富和图形界面日勺变化。Altera在Quartus II中包括了许多诸如SignalTap II、Chip Editor和RTL Viewer日勺设计辅助工具，集成了 SOPC和HardCopy设计流程，并且继承了 Maxplus II友好日勺图形界面及简便日勺使用措施。Altera Quartus II作为一种可编程逻辑日勺设计环境，由于其强大日勺设计能力和直观易用 日勺接口，越来越受到数字系统设计者日勺欢迎。AItera日勺Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一种工作组环 境下

4、日勺设计规定，其中包括支持基于Internet日勺协作设计。Quartus平台与Cadence ExemplarLogic MentorGraphics Synopsys 和 Synplicity 等 EDA 供应商日勺开发工具相兼容。 改善了软件日勺LOgiCLOCk模块设计功能，增添了 FaStFit编译选项，推进了网络编辑性能，并 且提高了调试能力。支持MAX7000/MAX3000等乘积项器件2.1基本设计流程本节以十进制计数器为例，通过实现流程，详细简介QUartUS 日勺重要功能和使用措施 建立工作库文献和编辑设计文献任何一项设计都是一项工程(Project),都必须首先为此工程建

5、立一种放置与此工程有关日勺所有设计文 献日勺文献夹。此文献夹将被EDA软件默认为工作库(WOrkLibrary)。一般，不一样日勺设计项目最佳放在不一 样日勺文献夹中，而同一工程日勺所有文献都必须放在同一文献夹中。在建立了文献夹后就可以将设计文献通过Quartus 日勺文本编辑器编辑并存盘。(注意不要将文献夹设在计算机已经有日勺安装目录中，更不要将工程 文献直接放在安装目录中)(1)新建一种文献夹。这里假设本项设计日勺文献夹取名为jsq,在E盘中，途径为E:jsq。注意，文献夹名不能用中文，也最佳不要用数字。Qiiai-tu II7.0 132-：Bit)(2)输入源程序。打开计算机桌面上图表

6、,选择菜单F ileNew,出现如图2. 1. 1所示会面，在NeW窗口DeViCe Design FiIeS中选择编译文献日勺语言类型，这里选择VHDL FiIe,选好后用鼠标 左键单击OK按钮，出现源程序输入窗口如图2. 1.2所示(以十进制为例)。图2. L 1选择编译文献的语言类型图2. 1.2源程序输入窗口十进制计数器源程序如下:LIBRARY IEEE;USE IEEE. STD_L0GIC_1164. ALL;USE IEEE. STD_LOGIC_UNSIGNED. ALL;ENTITY CNTlO ISPORT (CLK, RST, EN : IN STD_LOGIC;CQ

7、: OUT STD_L0GIC_VECT0R(3 DOWNTO O);COUT : OUT STD_LOGIC );END CNTlO;ARCHITECTURE behav OF CNTlO ISBEGINPROCESS (CLK, RST, EN)VARIABLE CQI : STD_LOGIC_VECTOR(3 DOWNTO O);BEGINIF RST = , THEN CQI := (OTHERS =, 0,);一计数器异步复位ELSIF CLK, EVENT AND CLK, THEN一检测时钟上升沿IF EN = , THEN 一检测与否容许计数(同步使能)IF CQI , 0,)

8、;一不小于9,计数值清零END IF;END IF;END IF;IF CQI = 9 THEN COUT = , ;一计数不小于9,输出进位信号ELSE COUT二0;END IF;CQ = CQI;一将计数值向端口输出END PROCESS;END behav;(3)文献存盘选择FiIe-SaVe AS命令,找到已建立日勺文献夹E: jsq,存盘文献名应与实体日勺名字一致，即CNTl0, 其界面窗口如图2. 1.3所示。LIBRARY IEEE；USE IEEE.STD LOGIC 1164.ALL；USE IEEE .STD_LOGIC_UN ENTITY CNTlO-ISPORT (C

9、LK,RST,EN :COUT ： OUT STD_LOGIC END CNTlO;ARCHITECTURE behav OFBEGINPROCESS(CLK, RST, E VARIABLE CQI ： BEGINIF RST = ,1, THEELSIF CLK1 EVEN!IF EN = , 1, TEIF CQI 91ELSE CEND IF；END IF；END IF;IF CQI = 9 THERELSE COUT保存在(I)： Ojsq我最近的文档O桌面;我的文档1我的电脑J网上邻居END IF；CQ = CQI；END PROCESS；END behav;保存)取消文件名 )

10、：ICNnOZj保存类型 ) ：IVHDL File (*. vhd; *. vhdl)三l Create new project based on this file图2. 1. 3文献存盘单击“否(N) ”按钮，则按如下措施进入创立工程流程。2. 1. 2创立工程使用NeW Project WiZard可认为工程指定工作目录、分派工程名称以及指定最高层设计实体日勺名 称，还可以指定要在工程中使用日勺设计文献、其他源文献、顾客库和EDA工具，以及目日勺器件系列和详 细器件等。(1)打开建立新工程管理窗选择FiIe-NeWPrejeCt WiZard工具选项创立设计工程命令，即弹出“工程设置”

11、对话框如图2. 1. 4 所示，单击对话框最上第一栏右侧日勺“”按钮，找到文献夹E:jsq,选种已存盘日勺文献CNTl0,再单 击打开按钮，既出现如图2. 4.1所示日勺设置状况。对话框中第一行表达工程所在日勺工作库文献夹，第二 行表达此项工程日勺工程名，第三行表达顶层文献日勺实体名。图2. 1. 4 运用NeW Preject WiZard创立工程CNTlo(2)将设计文献加入工程中中下方日勺NeXt按钮，出现如图2. 1.5所示日勺对话框，在弹出日勺对话框中单击Filename栏日勺按钮，将与工程有关日勺所有VHDL文献加入此工程，加入完毕后单击NeXt按钮。此工程加入日勺措施有两种：第一

12、种 是单击Add Au按钮，将设定日勺工程目录中日勺所有VHDL文献加入到工程文献栏中；第二种措施是单击“Add”按钮，从工程目录中选出有关日勺VHDL文献。图2. 1. 5将所有的工程VHDL文献加入此工程图（3）选择仿真器、综合器和目日勺器件日勺类型单击图2. 1. 5中NeXt按钮，即弹出如图2. 1. 6所示日勺仿真器和综合器及目日勺器件对话框。其仿真器和综合器及目日勺器件设置如图2. 1.6所示。首先在Famil栏选芯片系列，在此选CyeIOne系列,在有效器件列表中选择专用器件,分别选择封装形式为PQFP,引脚输出240,器件速度级别为8,选择此系列日勺详细芯 片是EP1C6Q24

13、0C8,这里EP1C6表达CyCIOne系列及此器件日勺规模。设计完毕后单击FiniSh按钮。图2. 1. 6仿真器和综合器类型设置图(4)工具设置.单击图2. 1. 6中日勺NeXt按钮后,弹出图2. 1. 7所示工具设置窗口，此窗口有3项选择.EDA design entry/SyntheSiS用于选择输入日勺HDL类型和综合工具.EDA SimUlatiOn用于选择仿真工具.EDA timing analysis tool用于选择时序分析工具,这是除CyClOne自含日勺所有设计工具以外日勺外加日勺工具， 因此,假如都不做选择,表达选择CyClOne自含日勺所有工具.在此例中这3项都不做

14、选择,单击NeXt后即弹 出图2. 1. 8所示”工程设置记录”窗口.最终单击图2. 1. 8中FiniSh,即已设定好此工程,并出现CNTlO日勺 工程管理窗口.Quartus 将工程信息存储在工程配置文献中，它包具有关QUartUS 工程日勺所有信息，包括设计 文献、波形文献、SignalTap 文献、内存初始化文献等，以及构成工程日勺编译器、仿真器和软件构建 设置。建立工程后，可以使用工具栏目勺ProjeCt - ADD/Remove Files Project页在工程中添加和删除、设 计其他文献，在执行QUartUS 日勺AnalySiS GSynthesis期间，Quartus 将按

15、ADD/Remove FilesProjeCt页中显示日勺次序处理文献。图2. 1. 7工具设置窗口“工程设置记录”窗口2.1. 3编译前设置选择FPGA目日勺芯片。目日勺芯片日勺选择也可以这样来实现：选择Assignmemts菜单中日勺settings 项，可以弹出图2. 1.9对话框。选择配置器件日勺工作方式。单击图2. 1.9中日勺DeViCe & Pin OPtiOnS按钮，进入选择窗，这将弹 出DeViCe & Pin Options窗口，其对话框如图2. 1. 10所示。在COnfigUration选项页，选择配置器件 为EPCS4,其配置模式可选择Active Serialo这种方式只对专用日勺Flash技术日勺配置器件（专用于 CyClOne系列FPGA日勺EPCS4和EPCSl