时序逻辑电路.docx

《时序逻辑电路.docx》由会员分享，可在线阅读，更多相关《时序逻辑电路.docx（10页珍藏版）》请在第一文库网上搜索。

1、东南大学电工电子实验中心实验报告课程名称：数字逻辑设计实践第4次实验实验名称: 院（系: 姓 名: 实验室: 同组人员: 评定成绩:时序逻辑设计生物科学与医学工程学院 专 业：生物医学工程（7年制吴华珍学 号：210102104实验组别：无无实验时间：2011年月30日审阅老师：实验目的1)掌握时序逻辑电路的一般设计过程；2掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的根本要求;3掌握时序逻辑电路的根本调试方法；4熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。二.必做实验1) 4. 4节 实验：触发器设计时序逻辑电路内容2.广告流水灯题目：用触发器、组合

2、函数器件和门电路设计一个广告流水等，该流水灯由8个LED组成，工作始终 为1暗7亮，且这一暗灯循环右移。A、写出设计过程，画出设计过程中的电路图，按图连接电路。分析题目可知，分别存在第一盏灯亮，第二盏灯亮等八种状态，用三位二进制将其编码，用OooTn分别表示8中状态，在用3-8译码器译码。 根据分析，电路的状态转化表为：当前状态次态Q2QlQOQ2QlQO000001001010010011011100100101101110110111111000即为计时异步触发-p O%同步触发:JO=KO=I Jl=Kl=QO74LS138DJ2=K2=Q1QOP 74LS112D* U3A4V-0.5

3、W4V_0.5WVZGNDB、将单脉冲加到系统时钟端，静态验证实验电路。观察：将单脉冲加到系统时钟端，每按一次单脉冲，熄灭的灯想右移一位。C、将TTL连续信号脉冲信号加到系统时钟端，用示波器观察并记录时钟脉冲CLK、触发器的输出端 Q2、QK QO和8个LED上的波形。内容3.智力竞赛抢答器电路设计如下：清零端：RO=Rl=R2=内容5.序列发生器题目：用触发器设计一个具有自启动功能的OlOn序列信号发生器。A、写出设计过程，画出电路逻辑图。分析电路，电路一次输出10011,其状态转化表为：顺序Q2QlQOY00000100112010030111410014B、搭接电路，并用单脉冲静态验证实

4、验结果。加单个脉冲，电路一次输出OlOl1；C、参加TTL连续脉冲，用示波器观察并记录时钟脉冲CLK、序列输出端的波形2) 4.6节 实验：用时序功能块设计时序电路内容1.简易数字钟题目：设计一个只有小时和时钟功能的简易数字钟。输入时钟脉冲周期为InIin, 4位数码管用于显示, 高两位显示小时0-23，低两位显示分钟0-59A、设计并搭接电路内容2.序列发生器题目：分别用MSI计数器和移位存放器设计一个具有自启动功能的OlOol序列信号发生器。1用MSl计数器设计：A、写出设计过程，画出电路逻辑图。用MSI计数器与数据选择器设计。状态表：AOAlA2输出0000001101000110100

5、111IVl :二12V：USA ：74LS04D：:XSClice忌CJ电路图如下:B、连接电路，并用单脉冲静态验证实验结果。连续加单脉冲，电路分别输出0, 1, 0, 0, 1；C、用TTL连续脉冲，观察并记录CLK、序列输出端波形。2）用移位存放器设计: 状态转移表：Q3Q2QlQOSRSl有效状态OOOO1OOOO1OOOO1OOOO1OO1O1OO111无效状态OO1111O1O111O11O11O111111OOO111O1O111O111111OO1111O111111O11111111SR：Q3Q2 _QIgL00011110OO11011111111111101111所以，SR=SI：3Q2_21Q00001111000101111111111101111所以,Sl=电路设计如下:B、连接电路，并用单脉冲静态验证实验结果。连续加单脉冲，电路分别输出0, 1, 0, 0, 1；D、用TTL连续脉冲，观察并记录CLK、序列输出端波形。QF